Intel ၏ Ponte Vecchio နှင့် AMD ၏ Zen 3 တို့သည် အဆင့်မြင့် Semiconductor ထုပ်ပိုးမှုနည်းပညာ၏ ကတိတော်ကို ပြသသည်

Intel နှင့် AMD တို့သည် ယခုရက်သတ္တပတ်တွင်ကျင်းပသော International Solid State Circuits Conference တွင် ၎င်းတို့၏အဆင့်မြင့်ဆုံး ချစ်ပ်ဒီဇိုင်းအချို့ကို ဆွေးနွေးခဲ့ကြပြီး ၎င်းတို့၏အနာဂတ် high end ချစ်ပ်ထုတ်ကုန်များတွင် အဆင့်မြင့်ထုပ်ပိုးမှုအခန်းကဏ္ဍကို မီးမောင်းထိုးပြခဲ့ကြသည်။ ဖြစ်ရပ်နှစ်ခုစလုံးတွင်၊ အထင်ကြီးလောက်သော စွမ်းဆောင်ရည်အသစ်များသည် မတူညီသောကုန်ထုတ်လုပ်မှုလုပ်ငန်းစဉ်များကို အသုံးပြု၍ မတူညီသော fabs များတွင်ပြုလုပ်သော ဆောက်လုပ်ရေးလုပ်ကွက်များကို ပေါင်းစပ်ထားသည့် modular ချဉ်းကပ်မှုများမှ လာပါသည်။ ၎င်းသည် ဆီမီးကွန်ဒတ်တာဆန်းသစ်တီထွင်မှု၏ အနာဂတ်တွင် ချစ်ပ်ထုပ်ပိုးခြင်း၏ ကြီးမားသောအလားအလာကို သရုပ်ဖော်သည်။

Ponte Vecchio အတွက် Intel ၏ပစ်မှတ်စျေးကွက်သည် ကြီးမားသောဒေတာစင်တာစနစ်များအဖြစ် တည်ဆောက်မည့် စွမ်းဆောင်ရည်မြင့် module တစ်ခုဖြစ်သည်။ ၎င်းသည် ဂရပ်ဖစ်လုပ်ဆောင်ခြင်းယူနစ် (GPU) ဖြစ်ပြီး ဉာဏ်ရည်တု၊ စက်သင်ယူမှုနှင့် ကွန်ပျူတာဂရပ်ဖစ်များတွင် အသုံးချရန်အတွက် ဒီဇိုင်းထုတ်ထားသည်။ အီတလီနိုင်ငံ၊ ဖလောရန့်စ်မြို့ရှိ အာနိုမြစ်၏တစ်ဖက်ခြမ်းရှိ Piazza della Signoria ကို အလယ်ခေတ်ကျောက်တုံးတံတားဟု အမည်ပေးထားသည်။ ဒီဇိုင်း၏ထူးခြားချက်တစ်ခုမှာ အထူးပြု chiplets အမြောက်အမြားကို ချိတ်ဆက်ထားပုံ – ပေါင်းစည်းထားသော circuit building blocks များဖြစ်သည်။

Ponte Vecchio သည် Taiwan Semiconductor Manufacturing Company (TSMC) တွင် အဆင့်မြင့်ဆုံး 5 nm လုပ်ငန်းစဉ်တွင် ထုတ်လုပ်သော ကြွေပြားရှစ်ပြားကို အသုံးပြုထားသည်။ အကွက်တစ်ခုစီတွင် “X ရှစ်ခုရှိသည်။^e” cores နှင့် အလှည့်တွင် core ရှစ်ခုတွင် vector ရှစ်ခုနှင့် အထူးပြု matrix engine ရှစ်ခုပါရှိသည်။ ကြွေပြားများကို ကြီးမားသော ခလုတ်ပိတ်ထည်ဖြင့် မှတ်ဉာဏ်နှင့် ပြင်ပကမ္ဘာနှင့် ချိတ်ဆက်ပေးသည့် "အခြေခံအုတ်ချပ်" ၏ထိပ်ပေါ်တွင် ကပ်ထားသည်။ ကုမ္ပဏီ၏ မြှင့်တင်ထားသော 7 nm SuperFin ထုတ်လုပ်မှုလုပ်ငန်းစဉ်အတွက် နာမည်အသစ်ဖြစ်သည့် ကုမ္ပဏီ၏ “Intel 10” လုပ်ငန်းစဉ်ကို အသုံးပြု၍ ဤအခြေခံအုတ်ချပ်ကို တည်ဆောက်ထားသည်။ Intel 7 Foveros အပြန်အလှန်ချိတ်ဆက်နည်းပညာကို အသုံးပြုထားသည့် အခြေခံအကွက်ပေါ်တွင် တည်ဆောက်ထားသည့် Random Access Memory၊ Bandwidth Optimized ကို ကိုယ်စားပြုသည့် “RAMBO” ဟုခေါ်သော စွမ်းဆောင်ရည်မြင့်မှတ်ဉာဏ်စနစ်လည်း ရှိပါသည်။ အခြားသော အဆောက်အဦ အများအပြားကိုလည်း ထည့်သွင်းထားသည်။

Ponte Vecchio ဒီဇိုင်းသည် 63 x 47 မီလီမီတာ (ခန့်မှန်းခြေအားဖြင့် 16 x ရှိသော ကွန်ပြူတာလုပ်ဆောင်ချက်များကို လုပ်ဆောင်ပေးသည့် အကွက် 100 ခုနှင့် အပူစီမံခန့်ခွဲမှုအတွက် 77.5) ပေါင်းစပ်ထားသော ကွဲပြားသောပေါင်းစပ်မှုတွင် ဖြစ်ရပ်မှန်လေ့လာမှုတစ်ခုဖြစ်သည်။ 62.5 လက်မ)။ ကွန်ပြူတာ ပါဝါ အများအပြား ဂိုဒေါင်တစ်လုံးကို ပြည့်စေပြီး လျှပ်စစ်ဓာတ်အားလိုင်းနှင့် ၎င်း၏ကိုယ်ပိုင် ချိတ်ဆက်မှု လိုအပ်သည့် အချိန်ကာလက မကြာသေးပေ။ ထိုသို့သော ဒီဇိုင်းမျိုးတွင် အင်ဂျင်နီယာဆိုင်ရာ စိန်ခေါ်မှုများသည် များပြားလှသည်-

အစိတ်အပိုင်းအားလုံးကိုချိတ်ဆက်ခြင်း။. ဒီဇိုင်နာများသည် မတူညီသော ချစ်ပ်များကြားတွင် အချက်ပြမှုများကို ရွှေ့ရန် နည်းလမ်းတစ်ခု လိုအပ်ပါသည်။ ရှေးယခင်က ပုံနှိပ်ဆားကစ်ဘုတ်များတွင် ဝါယာကြိုးများ သို့မဟုတ် ခြေရာခံများဖြင့် ပြုလုပ်ကြပြီး ချစ်ပ်ပြားများကို ဘုတ်များပေါ်တွင် ဂဟေဆက်ခြင်းဖြင့် တွဲထားသည်။ ဒါပေမယ့် အချက်ပြအရေအတွက်နဲ့ အမြန်နှုန်းတွေ တိုးလာတဲ့အတွက် ဟိုးရှေးရှေးတုန်းက ရေငွေ့တွေ ကုန်သွားခဲ့တယ်။ သင် အရာအားလုံးကို ချစ်ပ်တစ်ခုတည်းတွင် ထည့်ပါက၊ ထုတ်လုပ်ရေးလုပ်ငန်းစဉ်၏ နောက်ကျောတွင် ၎င်းတို့ကို သတ္တုခြေရာများနှင့် ချိတ်ဆက်နိုင်သည်။ ချစ်ပ်များစွာကို အသုံးပြုလိုပါက၊ ဆိုလိုသည်မှာ သင်သည် ချိတ်ဆက် pins အများအပြား လိုအပ်ပြီး ချိတ်ဆက်ထားသော အကွာအဝေးများကို တိုတောင်းစေလိုပါသည်။ Intel သည် ၎င်းကို ပံ့ပိုးရန်အတွက် နည်းပညာနှစ်ခုကို အသုံးပြုထားသည်။ ပထမမှာ တစ်ကြိမ်လျှင် ရာနှင့်ချီသော ဆက်သွယ်မှုပေါင်း ရာနှင့်ထောင်ချီ ပေးနိုင်သော ဆီလီကွန် အတုံးငယ်ဖြင့် ပြုလုပ်ထားသည့် ၎င်း၏ "embedded multi-die interconnect bridge" (EMIB) နှင့် ဒုတိယမှာ ၎င်း၏ Foveros die-to-die stacking နည်းပညာ ပထမဖြစ်သည်။ ၎င်း၏ Lakefield မိုဘိုင်းပရိုဆက်ဆာတွင်အသုံးပြုသည်။

အစိတ်အပိုင်းအားလုံးကို တစ်ပြိုင်တည်းဖြစ်အောင် သေချာအောင်လုပ်ပါ။ မတူညီသောအပိုင်းများစွာကို သင်ချိတ်ဆက်ပြီးသည်နှင့် အစိတ်အပိုင်းအားလုံးသည် တစ်ခုနှင့်တစ်ခု အပြန်အလှန်ပြောဆိုနိုင်စေရန် သေချာရန် လိုအပ်ပါသည်။ ၎င်းသည် များသောအားဖြင့် နာရီဟုသိကြသော အချိန်ကိုက်အချက်ပြမှုကို ဖြန့်ဝေခြင်းကိုဆိုလိုသည်၊ သို့မှသာ ချစ်ပ်များအားလုံး lockstep တွင်အလုပ်လုပ်နိုင်သည်။ အချက်ပြမှုများသည် လှည့်ပတ်သွားလေ့ရှိပြီး ပတ်ဝန်းကျင်သည် အလွန်ဆူညံနေသောကြောင့်၊ ၎င်းသည် အသေးအဖွဲမဟုတ်တော့ဘဲ အချက်ပြမှုများသည် လှည့်ပတ်နေပါသည်။ ဥပမာ၊ ကွန်ပျူတာအကွက်တစ်ခုစီတွင် 7,000 စတုရန်းမီလီမီတာရှိသော နေရာလွတ်တွင် ချိတ်ဆက်မှုပေါင်း 40 ကျော်ရှိသောကြောင့် ထပ်တူပြုရန် များစွာလိုအပ်ပါသည်။

အပူထိန်းခြင်း။. Modular tiles တစ်ခုစီသည် ပါဝါများစွာ လိုအပ်ပြီး ၎င်းကို ထုတ်ပေးသည့် အပူကို ဖယ်ရှားရာတွင် မျက်နှာပြင်တစ်ခုလုံး တစ်ပုံစံတည်း ပို့ဆောင်ခြင်းသည် ကြီးမားသော စိန်ခေါ်မှုတစ်ခုဖြစ်သည်။ မန်မိုရီချစ်ပ်များကို အချိန်အတော်ကြာအောင် စုပုံထားသော်လည်း ထုတ်ပေးသော အပူသည် မျှတစွာ ဖြန့်ဝေပါသည်။ ပရိုဆက်ဆာ ချစ်ပ်များ သို့မဟုတ် အကွက်များသည် ၎င်းတို့ကို မည်မျှ ပြင်းထန်စွာ အသုံးပြုနေသနည်းပေါ်မူတည်၍ ပူနွေးသော အစက်များ ရှိနိုင်ပြီး၊ 3D ချစ်ပ်ပြားများတွင် အပူကို စီမံခန့်ခွဲရန်မှာ မလွယ်ကူပါ။ Intel သည် ချစ်ပ်များ၏နောက်ဘက်ခြမ်းအတွက် သတ္တုပေါင်းစပ်မှုလုပ်ငန်းစဉ်ကိုအသုံးပြုပြီး Ponte Vecchio စနစ်မှထုတ်လုပ်သော ပရိုဂရမ် 600 watts ကိုကိုင်တွယ်ရန်အတွက် ၎င်းတို့ကို အပူဖြန့်ကိရိယာများဖြင့် ပေါင်းစပ်ထားသည်။

Intel မှတင်ပြသော ကနဦးဓာတ်ခွဲခန်းရလဒ်များတွင် စွမ်းဆောင်ရည် >45 Teraflops ပါဝင်ပါသည်။ Argonne National Laboratories တွင်တည်ဆောက်နေသော Aurora စူပါကွန်ပျူတာသည် မျိုးဆက်သစ် Xeon ပရိုဆက်ဆာပေါင်း 54,000 ကျော်နှင့်အတူ Ponte Vecchios 18,000 ကျော်ကို အသုံးပြုမည်ဖြစ်သည်။ Aurora တွင် Teraflop စက်ထက် အဆ 2 ပိုသော Exaflops 1,000 ခုကျော်၏ ပစ်မှတ်ထားသော အမြင့်ဆုံးစွမ်းဆောင်ရည်ရှိသည်။ ၁၉၉၀ ပြည့်လွန်နှစ်များ အလယ်ပိုင်းတွင် ကျွန်ုပ်သည် စူပါကွန်ပြူတာလုပ်ငန်းတွင် လုပ်ကိုင်ခဲ့စဉ်က Teraflop စက်တစ်လုံးသည် ဒေါ်လာ သန်း ၁၀၀ တန် သိပ္ပံပရောဂျက်တစ်ခုဖြစ်သည်။

AMD ၏ Zen 3

AMD သည် TSMC ၏ 3 nm လုပ်ငန်းစဉ်တွင်တည်ဆောက်ထားသော ၎င်း၏ Zen 7 ဒုတိယမျိုးဆက် microprocessor core အကြောင်းပြောခဲ့သည်။ ဤမိုက်ခရိုပရိုဆက်ဆာ core ကို AMD ၏စျေးကွက်အပိုင်းများတစ်လျှောက်၊ ပါဝါနိမ့်မိုဘိုင်းကိရိယာများ၊ ဒက်စတော့ကွန်ပြူတာများနှင့်၎င်း၏အစွမ်းထက်ဆုံးဒေတာစင်တာဆာဗာများအထိအသုံးပြုရန်ဒီဇိုင်းထုတ်ထားသည်။ ဤနည်းဗျူဟာ၏ အဓိကအချက်မှာ Intel ၏ tiles များကဲ့သို့ modular building blocks များအဖြစ် အသုံးပြုသည့် chiplet တစ်ခုတည်းပေါ်တွင် "core complex" အဖြစ် ပံ့ပိုးမှုလုပ်ဆောင်ချက်များဖြင့် ၎င်း၏ Zen 3 core ကို ထုပ်ပိုးထားသည်။ ထို့ကြောင့် ၎င်းတို့သည် စွမ်းဆောင်ရည်မြင့်မားသော ဒက်စ်တော့ သို့မဟုတ် ဆာဗာအတွက် chiplets ရှစ်ခုကို အတူတကွ ထုပ်ပိုးနိုင်သည်၊ သို့မဟုတ် ကျွန်ုပ်ဝယ်နိုင်သည့်စျေးပေါသော အိမ်စနစ်ကဲ့သို့ တန်ဖိုးစနစ်တစ်ခုအတွက် chiplets လေးခုကို ထုပ်ပိုးနိုင်သည်။ AMD သည် တစ်ခုနှင့်တစ်ခု ထိပ်တွင်ချထားသော ချစ်ပ်များစွာကို ချိတ်ဆက်သည့်နည်းလမ်းတစ်ခုဖြစ်သည့် through-silicon vias (TSVs) ဟုခေါ်သော ချစ်ပ်များကို ဒေါင်လိုက်ဖြင့် ဒေါင်လိုက်တန်းစီထားသည်။ ၎င်းသည် ၎င်း၏ 12 ကိုဖြစ်စေရန်အတွက် GlobalFoundries 3 nm လုပ်ငန်းစဉ်တွင်ပြုလုပ်ထားသော server die နှင့် အဆိုပါ chiplets နှစ်ခုမှ XNUMX ခုကို ပေါင်းစပ်နိုင်သည်။^rd မျိုးဆက် EPYC ဆာဗာ ချစ်ပ်များ။

Ponte Vecchio နှင့် Zen 3 တို့ကို မီးမောင်းထိုးပြသည့် အခွင့်အလမ်းကောင်းမှာ မတူညီသော လုပ်ငန်းစဉ်များကို အသုံးပြု၍ ပြုလုပ်ထားသော ချစ်ပ်များကို ရောနှောပေါင်းစပ်နိုင်မှု စွမ်းရည်ဖြစ်သည်။ Intel ၏အခြေအနေတွင်၊ ၎င်းတွင်၎င်း၏ကိုယ်ပိုင်နှစ်ခုလုံးနှင့် TSMC ၏အဆင့်မြင့်ဆုံးလုပ်ငန်းစဉ်များပါ၀င်သည်။ AMD သည် TSMC နှင့် GlobalFoundries တို့မှ အစိတ်အပိုင်းများကို ပေါင်းစပ်နိုင်သည်။ သေးငယ်သော chiplets သို့မဟုတ် tiles များကို အကြီးကြီးတစ်ခုတည်ဆောက်ခြင်းထက် သေးငယ်သော chiplets များကို ချိတ်ဆက်ခြင်း၏ အားသာချက်တစ်ခုမှာ သေးငယ်သော chiplets များသည် ပိုမိုကောင်းမွန်သော ထုတ်လုပ်မှုအထွက်နှုန်းကို ရရှိစေသည့်အတွက်ကြောင့် ကုန်ကျစရိတ်သက်သာပါသည်။ သင်သိထားသည့် အဟောင်းများကို ကောင်းမွန်ကြောင်း သက်သေပြထားသော chiplets အသစ်များနှင့် ရောစပ်ပြီး ရောစပ်နိုင်သည်။

AMD နှင့် Intel ဒီဇိုင်းနှစ်မျိုးလုံးသည် နည်းပညာပိုင်းဖြစ်သည်။ အင်အားခရီးစဉ်များ. ၎င်းတို့သည် ကြိုးစားအားထုတ်မှုနှင့် သင်ယူမှုများစွာကို ကိုယ်စားပြုပြီး အရင်းအမြစ်များ၏ ကြီးမားသော ရင်းနှီးမြှုပ်နှံမှုများကို ကိုယ်စားပြုမည်မှာ သေချာပါသည်။ သို့သော် IBM သည် ၎င်း၏ mainframe System/360 တွင် 1960 တွင် မော်ဂျူလာခွဲစနစ်များကို မိတ်ဆက်ခဲ့သလိုပင်၊ ကိုယ်ပိုင်ကွန်ပြူတာများသည် 1980 ခုနှစ်များတွင် မော်ဂျူလာအဖြစ်သို့ ပြောင်းလဲသွားသည်၊ ဤဒီဇိုင်းနှစ်ခုဖြင့် နမူနာပြထားသည့်အတိုင်း ဆီလီကွန် မိုက်ခရိုစနစ်များ၏ မော်ဂျူလာခွဲဝေမှုကို စံနမူနာပြကာ အဆင့်မြင့် ချစ်ပ်ထုပ်ပိုးမှုဖြင့် ဖွင့်ထားသော နည်းပညာအပြောင်းအလဲကို ထင်ရှားစေသည်။ ဤတွင်ပြသထားသည့် စွမ်းရည်အများအပြားသည် စတင်တည်ထောင်သူများ၏လက်လှမ်းမမီသေးသော်လည်း နည်းပညာပိုမိုအသုံးပြုလာသောအခါတွင် ပေါင်းစပ်ဆန်းသစ်တီထွင်မှုလှိုင်းကို ထုတ်လွှတ်နိုင်မည်ဟု ကျွန်ုပ်တို့စိတ်ကူးနိုင်ပါသည်။